

Partial Translation of Japanese Patent Application Laid-open No. Sho 61-180493

Figs. 2(a) to 2(c) show a process for eliminating unevenness of a surface of a semiconductor laser element fabricated by the MOCVD.

In accordance with the MOCVD, when a layer is grown on an uneven surface, the surface of the grown layer also becomes uneven. Thus, it is important to eliminate its unevenness. A method for eliminating the unevenness is the same as the one in the previous embodiment. specifically, as shown in Fig. 2(b), a resist 16 is applied to a surface of a semiconductor laser element fabricated by the MOCVD shown in Fig. 2(a) in order to flatten the Then, etching is carried out in the same surface. conditions as in the previous embodiment. The resist 16 and thereafter, a P-cladding layer are removed by etching, and then, the element surface is flattened. In this manner, the element having a flat surface as shown in Fig. 2(c) is obtained. As a result, this element has excellent thermal diffusion characteristics, and accordingly, the element is less prone to distortion and degradation caused by pressing force. In this regard, in Fig. 2, reference numeral 11 denotes an n-InP substrate, reference numeral

12 denotes an InGaAsP active layer, reference numeral 13 denotes a P-InP cladding layer, reference numeral 14 denotes an n-InP BLOCK layer, and reference numeral 15 denotes a P-InP cladding layer.

⑩ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭61-180493

@Int,Cl.4

⑦出

願

識別記号

庁内整理番号

匈公開 昭和61年(1986) 8月13日

H 01 S 3/18

7377-5F

審査請求 未請求 発明の数 1 (全5頁)

②特 願 昭60-20337

ŔΒ

29出 願 昭60(1985) 2月5日

⑫発 明 者 中 尾

人

門真市大字門真1006番地 松下電器産業株式会社内

門真市大字門真1006番地

⑩代 理 人 弁理士 中尾 敏男 :

松下電器產業株式会社

外1名

明 紐 書

1、発明の名称

半導体レーザ素子の製造方法

- 2、特許請求の範囲
 - (1) 半導体レーザ素子表面をエッチングにより平 坦化する工程を含むことを特徴とする半導体レ ーザ素子の製造方法。
 - (2) 平坦化する工程には、半導体レーザ素子表面の一段差や起伏を埋込み、レーザ素子表面が平坦化し得る平坦化層を半導体レーザ素子表面に形成する工程と、前記平坦化層と半導体レーザ素子表面層とを同一エッチング速度でエッチングし半導体レーザ素子表面層を平坦化する工程を含むことを特徴とする特許請求の範囲第1項記載の半導体レーザ素子の製造方法。
- 3、発明の詳細な説明

産業上の利用分野

本発明は半導体レーザ素子の製造方法に関するものである。

従来の技術

半導体レーザ素子には、その特性向上のため、 メサ塩込み構造や段差埋込み構造が採用されると とが多い。第3図はLPE法によって作製したメ サ埋込み構造の半導体レーザ業子の断面構造を示 し、第4図はMOCVD 法により作製した段差埋 込み構造の半導体シーザ素子の断面を示す。第3 図,第4図において、1はn-InP基板、2はn-InPパッファ層、3はInGaAsP 活性層、4はP-InPクラッド層、 6は P-InP層、 7は n-InP 層、 1 1 は n-InP 基板、1 2 は InGaASP 活性層、13 は P-InP クラッド層、14は n-InPクラッド層、 15はP-InPクラッド層である。このような構造 の半導体レーザ素子では、閾値電流の低減や、発 振モード特性の向上は図れるものの、第3図,第 4 図からも明らかなようにレーザ素子表面の起伏 や段差が欠点となっている。

半導体レーザ素子は熱による特性の変動が大きく、 熱放散をよくするために活性領域に近い電極にヒ ートシンクを取り付けることが築ましい。半導体 レーザ素子をヒートシンクにポンディングするにはほとんどの場合、接着金属として低融点金属を用い、熱圧着法により行なっている。しかし、半導体レーザ素子の表面に第3図,第4図のごとを起伏や段差がある場合、半導体レーザ素子の電極とヒートシンクの間に空洞ができたり、熱圧着時に受ける押圧力によって歪が入り易く、劣化の原因となっていた。この問題を改善するために、従来は接着金属の改良(例えば特開昭55-75282 号公報)や組立工法の改良などが行なわれていた。

発明が解決しようとする問題点

しかし、ポンディングや組立工法の改良だけでは本質的改良とならず製造歩留りの大きな向上は 望めない。なぜなら、ポンディングや組立工法の 改良は、各チップ毎に行なわればならず、半導体 レーザ素子の電医とにートシンクの間の空洞や、 押圧力歪の原因である半導体レーザ素子表面の起 伏や設差は取り除かれていないからである。

本発明はかかる問題点に鑑みてなされたもので、 簡単にして、ポンディング時の押圧力歪の劣化を

第1図(a)~(d)は、本発明の一実施例における半 導体レーザ素子の製造工程を示す断面図である。 第1図(4)は通常のメサ埋込み構造の半導体レーザ 素子の断面図である。この構造はn-InP基板1 上にn-InPパッファ層2、InGalsP活性層3、 P-InP クラッド層4、P-InGalsP コンタク ト層 5 を液相エピタキシャル成長法(LPB法)に より成長した後、エッチングによりInGaAsP活 性層 3 を細いストライプ状にする。さらにP-InP 層 6、n-InP 層 7 を LPB 法により結晶成長し、 メサ部を埋込む。とのようにしてメサ埋込み構造 半導体レーザ素子を作製した場合、P-InGaAsP コンダクト層 5とn-InP 層 7とで形成される半 導体レーザ素子表面には、段差や起伏が生じ、平 坦にならない。これらの段差や起伏の発生は、メ サ構造に埋込み成長をした時のLPB成長の性質 によるものである。

半導体レーザ素子の熱による特性変動は大きく、 できるだけ熱放散をよくする必要がある。このため、通常活性領域に近い表面をヒートシンクにポ 防ぐ半導体レーザ素子の製造方法を提供しようと するものである。

問題を解決するための手段

本発明は上記問題点を解決するために、各半導体レーザ素子を切り離す前にウェハの段階で、段差や起伏を持つ半導体レーザ素子表面に、段差や起伏を埋込み表面を平坦化し得る平坦化層を形成し、この平坦化層と半導体レーザ素子表面層の突出のチング条件で、半導体レーザ素子表面を平坦化するものである。

作用

本発明は上記の製造方法を用いることにより、 半導体レーザ素子表面を平坦化することによって、 半導体レーザ素子の電極とヒートシンクの間の空 稠発生を防止し、もって熱放散をよくし、ポンディ ングの熱圧着時に受ける押圧力による歪を防ぐこ とにより、特性の向上、劣化防止を可能にする。

実施例

ンディングしている。しかし、メサ埋込み構造半 導体レーザ素子の場合どうしても表面に改差や起 供ができてしまう。 これらの改差や起供は つきを 体レーザ素子とヒートシンクの間発症を 原因となり悪くしいかを 原因となりでなる。といいた 事体レーザ素子を がはかりでする。そこで、 では半導体レーザ素子を では半導体レーザ素子を では半導体レーザ素子を ではまりとする。 では半導体レーザ素子を で除去し、 で除去し、 で除去し、 で除去し、 でいる。 でい。 でいる。 でいる。 でいる。 でいる。 でいる。 でいる。 でいる。 でいる。 でいる。 でいる

第1図(b)において、段差や起伏のある半導体レーザ素子表面に、平坦化層8を形成する。との平坦化層8は、レジストを塗布することによって得られ、段差や起伏はレジスト8を塗布することによって埋められ、レジスト8の表面は低度平坦となる。

第 1 図(c)において、レジスト8と n-InP 層 r を同一エッチング速度でエッチングできるドライ エッチング条件でエッチングを行なり。 L 記エッ チングは、リアクティブイオンエッチング装置ドライエッチング装置)において、パワー 150W、col,ガス流量 5 sccM,真空度 3 × 10⁻³ torr において得られる。このレジスト 8 と n-InP 層 7 の等速エッチングによってレジスト 8 表面形状のままエッチングが進む。つまり、平坦な表面のまま n-InP 層 7 表面の突出部がほぼ除去されるまでエッチングを行なり。

第1図(d)において、残っているレジスト8を除去すると、ほぼ平坦な表面を持つメサ埋込み構造の半導体レーザ繁子が得られる。

これにより、メサ埋込み構造の半導体レーザ素 子からヒートシンクへの熱放散をよくし、レーザ 素子とヒートシンクとの圧着時におけるレーザ素 子の歪劣化を軽減できる。

なお、上記実施例はInP/InGalsP系の半導体レーザ素子を用いて説明したが、Gals/leGals系や、その他の材料の半導体レーザ素子でもよく、同様な効果を得ることができる。また、平坦化圏

圧力歪劣化が改善される。なお第2図において、 1 1 は n-InP 基板、1 2 は InGaAsP活性圏、13 は P-InPクラッド圏、1 4 は n-InPグロック圏、 1 5 は P-InPクラッド圏 を示す。

発明の効果

以上述べてきたように、本発明によれば、段差や起伏を有する半導体レーザ素子表面をエッチングにより平坦化することにより、簡単にしてレーザ素子とヒートシンク間の熱放散をよくし、圧着時における歪劣化を軽減できる。

4、図面の簡単な説明

第1図(a)~(d)は本発明の一実施例における半導体レーザ素子の製造方法を説明するための断面図、第2図(a)~(c)は本発明の他の実施例における半導体レーザ素子の製造方法を説明するための断面図、第3図は従来のメサ埋込み構造の半導体レーザ素子の断面図、第4図は段差埋込み構造の半導体レーザ素子の断面図である。

1 … … n-InP 基板、 2 … … n-InPパッファ層、 3 … … InGaAsP 活性層、4 … … P-InPクラッド層、

にレジストを用いているが、表面が平坦化され、 かつ、下部の半導体レーザ素子表面層と等速エッ チングできるものであれば、他の材料でもかまわ ない。

次に本発明の他の実施例について第2図とともに説明する。

第2図(a)~(c)は、MOCVD法により作製した半導体レーザ素子の素子表面の段差を除去する工程を示すものである。

MOCVD法では段差上への成長を行なった場合、その段差はそのまま保存されてしまう。したがってその表面段差を除去することは重要である。その方法は先の実施例と同様の方法による。すなわち第2図(a)に示すMOCVD法で作製した半導体レーザ素子表面に第2図(b)のようにレジスト18を塗布して、表面を平坦化し、とれを先の実施例と同じ条件でエッチングして、レジスト18続いてPークラッド層をエッチング除去し、素子表面を平坦化すると、第2図(a)に示すように表面が平坦化された素子が得られ、熱放散特性をよくし、押


5 … … P-InGaAsP コンタクト層、 6 … … P-InP 層、 7 … … n-InP層、 8 … … レジスト。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名

Control of the Control of the State of the S

特開昭61-180493 (4)

3




ھ

区

22

ĝ

第 3 図



第 4 図

